首页 | 期刊简介 | 主要栏目 | 投稿指南 | 编委会 | 广告合作及广告客户 | 期刊订阅 | 书籍推荐 | 联系我们
诚邀您参加ANSYS/Apache 集成电路电源噪声与可靠性技术研讨会

尊敬的先生/女士:


当前,无论是模拟芯片、数模混合信号芯片还是基于FinFET工艺的复杂SoC芯片,集成电路设计工程师们都面临很多挑战,这其中就包括电源完整性和可靠性的收敛签核。随着半导体制程的持续演进,芯片标准工作电压持续降低,留给工程师的设计裕量也越来越小。另外,来自封装、PCB、系统对芯片性能的影响也越来越严重,导致电源噪声和可靠性签核变得越来越困难。尤其在进入高性能计算、汽车电子等向来对可靠性和产品使用寿命有着更严苛要求的市场时,集成电路企业是否具备全面而且完整的电源噪声和可靠性分析方法尤其重要。


为此,ANSYS中国和《中国集成电路》杂志社共同为广大集成电路设计工程师们安排了ANSYS/Apache集成电路电源噪声与可靠性技术研讨会,此次技术研讨会将针对大家当前所面临的问题和疑虑提供一个清晰的视角和解决方案,我们诚挚邀请大家参与此次研讨会。


会议基本信息

会议日期:

2017年5月12日


会议地点:

上海长荣桂冠酒店


酒店地址:

上海市浦东新区祖冲之路1136号,近金科路


会议免费,报名后通过审核即可获得免费门票。


会议日程

时间 主题
8:30-9:00 来宾签到
9:00-9:15 欢迎致辞
9:15-10:15 IC业界所面临的种种功耗和可靠性挑战
10:15-10:30 茶歇
10:30-11:10 CPS(芯片+封装+系统)协同仿真
11:10-11:50 FINFET芯片的自发热和FIT分析
11:50-1:00 午餐
1:00-1:40 EDA革命--大数据技术帮助设计和核签
1:40-2:20 通过仿真确保SoC流片成功
2:20-3:00 模拟设计功耗噪声和可靠性分析
3:00-3:15 茶歇
3:15-3:55 确保IP和SoC的ESD可靠性
3:55-4:35 早期RTL设计阶段功耗分析
4:35-5:05 电源完整性和热的"芯片-封装"协同分析
5:05-5:20 幸运抽奖


报名方式

1.点击“阅读原文”直接报名

2.扫描如下的二维码来报名

联系方式

会议咨询电话:400-819-8999


会议咨询邮箱:Info-china@ansys.com

欢迎关注《计算机辅助工程》微信公众平台,微信公众号:CAEChina

 

发布时间:2017年05月02日

您是第5195255位访问者
地址:上海市浦东新区海港大道1550号上海海事大学图书馆B511 邮编:201306
联系电话:021-38284908 传真:021-38284916 E-mail:smucae@163.com
微信号:CAEChina   QQ:274226135   QQ群(中国CAE技术交流):204762677
本系统由北京勤云科技发展有限公司设计
沪ICP备11028865号-2